pcie2.0中的 crosslink 有哪些作用和用法？

fangf0556 2009-02-11 01:16:37

crosslink 定义为两个上行端口或者两个下行端口的链接。那么crosslink 是否允许两个switch间存在多个crosslink？

...全文

268 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

说在开头：关于我的世界（2）我们理性所能把握到的知识（科学）受到了限制，那么通过人的感官所感受到的经验知识，能否把握到事物的本质呢？我们无法从感性上理解原子（我们听到电子绕原子核运动，就想到了地球绕太阳运行，但是如量子论中所描述，电子绕原子核的运动我们只能“看到”它在某一位置出现的概率，而不能看到其整个运行轨迹），而且对大至星系级别的也无法想象（举个栗子：银河系有2000亿~4000亿颗恒星，10万光年的空间跨度，在我脑子里就只有这组数字，并没有形象概念了），更不用说可观测宇宙还有几千亿个“银河系”。其

与PCI总线不同，PCIe总线使用端到端的连接方式，在一条PCIe链路的两端只能各连接一个设备，这两个设备互为是数据发送端和数据接收端。PCIe总线除了总线链路外，还具有多个层次，发送端发送数据时将通过这些层次，而接收端接收数据时也使用这些层次。PCIe总线使用的层次结构与网络协议栈较为类似。.1.1 端到端的数据传递PCIe链路使用“端到端的数据传送方式”，发送端和接收端中都含有TX(发送逻辑)...

在PCIe总线V1.x和V2.0规范在物理层中使用8/10b编码，即在PCIe链路上的10 bit中含有8 bit的有效数据；而V3.0规范使用128/130b编码方式，即在PCIe链路上的130 bit中含有128 bit的有效数据。在PCIe总线中，使用GT(Gigatransfer)计算PCIe链路的峰值带宽。GT是在PCIe链路上传递的峰值带宽，其计算公式为总线频率×数据位宽×2。PCIe...

PCIe总线的QoS要求PCIe总线区别对待优先权不同的数据报文，而且无论PCIe总线的某一个链路多么拥塞，优先级高的报文，如等时报文(Isochronous Packet)都可以获得额定的数据带宽。然后我们使用VC3运送急救物资，VC2运送EMS，VC1运送平信，VC0运送包裹，当然使用VC0同时运送平信和包裹也是可以的，但是平信或者包裹不能使用一种以上的汽车运送，如平信如果使用了VC1运输，就不能使用VC0。PCIe总线使用Switch进行链路扩展，在Switch中，每一个端口对应一个虚拟PCI桥。

PCIe总线概述随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。 PCI总线使用并行总线结构，在同一条总线上的所有外...

驱动开发/核心开发

21,616

社区成员

21,711

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章