PHY如何判断该用10M，还是100M？

基于FPGA 的10M100M 以太网控制器的设计

介绍了一种10M/ 100M 以太网控制器的实现方法,该控制器以FIFO 作为帧缓存,通 过程序设计实现10M/ 100M 自适应,设计中采用WS 接口,提高了设计的灵活行,可以实现与其他 SOC 的互连[1 ] ,该设计采用VerilogHDL 硬件描述语言编程,基于ISE 开发环境,在Xilinx 公司的 Spartan2 Ⅲ系列FPGA XC3S1000242FT256C 上实现。

MAC和PHY详解(含重点标注)

MAC 就是媒体接入控制器。以太网MAC 由IEEE-802.3 以太网标准定义。它实现了一个数据链路层。PHY 是物理接口收发器，它实现物理层。IEEE-802.3 标准定义了以太网PHY

100M以太网PHY芯片 SR8201F

SR8201F是一颗RMII接口（简化介质无关接口）的单芯片、单端口10/100M以太网物理层收发器电路。 SR8201F实现了10/100M以太网物理层所有功能，包括：物理编码子层（PCS），物理媒介适配层（PMA），双绞线物理介质关联层（PMD），10Base-TX编码/解码器，和双绞线媒体接入单元（TPMAU）。 SR8201F采用高级CMOS工艺设计以满足低电压低功耗要求。通过内部集成的DSP技术，芯片在各种条件下都能获得极佳的性能。

REALTEK 100M ETH PHY 8201 器件手册

REALTEK 100M ETH PHY 8201 器件手册。 REALTEK 100M ETH PHY 8201 器件手册

phy芯片的直连

在进行phy芯片设计的过程中，一般我们是通过隔离变压器来进行连接的，如果在一块板子上面，有两个phy芯片，为了节省PCB的空间，他们直接进行连接的话，那要怎么设计呢。本资源描述了PHY芯片的传输信号的基本原理（物理层），以及PHY芯片直连的推导。