社区
驱动开发/核心开发
帖子详情
关于芯片的CE管脚的问题
philip1106
2010-04-07 02:31:30
我现在在操作flash芯片,以我的想法,应该每次和flash芯片交互的时候然后将CE拉低有效,完成后拉高,下次用的时候重复这样做.但是,我想知道在对flash芯片初始化的时候就直接对其ce管脚拉低,然后整个程序跑的过程中一直是地电位,也就是flash芯片一直是启动状态的,这样好不好?有没有什么坏处呢?会不会降低芯片的寿命等等..
...全文
1577
7
打赏
收藏
关于芯片的CE管脚的问题
我现在在操作flash芯片,以我的想法,应该每次和flash芯片交互的时候然后将CE拉低有效,完成后拉高,下次用的时候重复这样做.但是,我想知道在对flash芯片初始化的时候就直接对其ce管脚拉低,然后整个程序跑的过程中一直是地电位,也就是flash芯片一直是启动状态的,这样好不好?有没有什么坏处呢?会不会降低芯片的寿命等等..
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
7 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
philip1106
2010-04-07
打赏
举报
回复
[Quote=引用 2 楼 kyzf 的回复:]
首先你的FLASH 与对应的处理器采用 总线连接 还是普通IO外扩?
如果对应的处理器 有总线扩展功能模块,只要开始配置好对应的寄存器,以后所用操作总线模块都自动进行相关处理与控制,无需我们 进行任何动作。
[/Quote]
搞定
philip1106
2010-04-07
打赏
举报
回复
[Quote=引用 5 楼 sherlock_lai 的回复:]
引用 4 楼 philip1106 的回复:
help...
首先,CS,CE这类线有效时会增加功耗,至于寿命。。我不知道,你可以找个FLASH的FAE问问。
其次,有些设计里,只有需要控制一片芯片,会有人直接把CE拉到GND上,但是如果多片,你就肯定需要去控制CE了。
[/Quote]
恩 谢谢了呵呵
sherlock_lai
2010-04-07
打赏
举报
回复
[Quote=引用 4 楼 philip1106 的回复:]
help...
[/Quote]
首先,CS,CE这类线有效时会增加功耗,至于寿命。。我不知道,你可以找个FLASH的FAE问问。
其次,有些设计里,只有需要控制一片芯片,会有人直接把CE拉到GND上,但是如果多片,你就肯定需要去控制CE了。
philip1106
2010-04-07
打赏
举报
回复
help...
philip1106
2010-04-07
打赏
举报
回复
问题是芯片没有控制器呵呵,我是用普通IO外扩的..
kyzf
2010-04-07
打赏
举报
回复
首先你的FLASH 与对应的处理器采用 总线连接 还是普通IO外扩?
如果对应的处理器 有总线扩展功能模块,只要开始配置好对应的寄存器,以后所用操作总线模块都自动进行相关处理与控制,无需我们 进行任何动作。
philip1106
2010-04-07
打赏
举报
回复
没有人么?
EP4
CE
10
芯片
引脚图
EP4
CE
10
芯片
引脚图,可用于画PCB,分配时钟输入输出信号
EP4
CE
10F17C8.rar_EP4
CE
10F17C8命名_EP4
CE
10引脚图_EP4
CE
10教程_ep4
ce
10f17c
FPGA的手册资料,EP4
CE
10F17C8的
ep4
ce
15 引脚表1
ep4
ce
15 引脚表1
EP4
CE
40器件引脚配置
这个文档,包含EP4C40系列FPGA的所有引脚说明、布置图等。 这个文档,包含EP4C40系列FPGA的所有引脚说明、布置图等。 这个文档,包含EP4C40系列FPGA的所有引脚说明、布置图等。
EP4
CE
6F17C8原理图+用户手册.zip
EP4
CE
6F17C8原理图+用户手册,适合入门参考
驱动开发/核心开发
21,616
社区成员
21,711
社区内容
发帖
与我相关
我的任务
驱动开发/核心开发
硬件/嵌入开发 驱动开发/核心开发
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 驱动开发/核心开发
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章