社区
CUDA
帖子详情
关于GT430显卡的一个疑惑
saigirl
2013-02-05 10:17:38
GT430显卡用deviceQuery得出核心数是:
( 2) Multiprocessors x ( 48) CUDA Cores/MP: 96 CUDA Cores
warp size 是32.
如果我的理解没有错的话是说有2个SM,每个SM里有48个SP。但是一次指令执行一个warp,即由32个SP完成。但任意时刻只能执行一个warp,这样一个SM中空余的16个SP不是浪费了么?
是我理解有问题么?还是说这样设计有什么别的用处?
...全文
541
34
打赏
收藏
关于GT430显卡的一个疑惑
GT430显卡用deviceQuery得出核心数是: ( 2) Multiprocessors x ( 48) CUDA Cores/MP: 96 CUDA Cores warp size 是32. 如果我的理解没有错的话是说有2个SM,每个SM里有48个SP。但是一次指令执行一个warp,即由32个SP完成。但任意时刻只能执行一个warp,这样一个SM中空余的16个SP不是浪费了么? 是我理解有问题么?还是说这样设计有什么别的用处?
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
34 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
qq_16654789
2014-06-18
打赏
举报
回复
emperro
2014-06-18
打赏
举报
回复
不太懂 来学习学习
balian2015
2014-06-18
打赏
举报
回复
这是一个多线程的问题
biscuij
2014-06-18
打赏
举报
回复
实际的实现,一次是以half warp,即16线程一组来执行,同一个warp的另外一半16线程紧接其后被调度。我理解的两个half warp的执行是不能拆开的,所以逻辑上,并行的最小单位是32线程,看你怎么理解。不了解这个细节,对编程也没有影响。
MLYLX
2014-06-18
打赏
举报
回复
我想说这个显卡你拿来干嘛了 ,不好说
sinat_16613645
2014-06-17
打赏
举报
回复
不是很懂的说
超人佳仔
2014-06-17
打赏
举报
回复
我想说这个显卡你拿来干嘛了
超人佳仔
2014-06-17
打赏
举报
回复
我想说这个显卡你拿来干嘛了
爱生活.
2014-06-17
打赏
举报
回复
我想说这个显卡你拿来干嘛了
qq_16613009
2014-06-17
打赏
举报
回复
下载flexled,求积分
sinat_16612855
2014-06-17
打赏
举报
回复
我想说这个显卡你拿来干嘛了
qq_16611689
2014-06-17
打赏
举报
回复
有2个SM,每个SM里有48个SP。但是一次指令执行一个warp,即由32个SP完成。但任意时刻只能执行一个warp,这样一个SM中空余的16个SP不是浪费了么
gunnimadande
2014-06-17
打赏
举报
回复
fermi的架构,只有执行双精度浮点运算的时候,才需要32个SP一起工作,这时候,同时执行的仍然是16线程。GT430没有双精度浮点运算能力
底层弱鸡程序员
2014-06-17
打赏
举报
回复
观望学习!!
ldq6605
2014-06-17
打赏
举报
回复
有2个SM,每个SM里有48个SP。但是一次指令执行一个warp,即由32个SP完成。但任意时刻只能执行一个warp,这样一个SM中空余的16个SP不是浪费了么
ldq6605
2014-06-17
打赏
举报
回复
参数你写的应该没问题,执行的时候,逻辑上按一个warp 32线程来并行,这是CUDA文档上的说法,便于理解。实际的实现,一次是以half warp,即16线程一组来执行,同一个warp的另外一半16线程紧接其后被调度。我理解的两个half warp的执行是不能拆开的,所以逻辑上,并行的最小单位是32线程,看你怎么理解。不了解这个细节,对编程也没有影响。 fermi的架构,只有执行双精度浮点运算的时候,才需要32个SP一起工作,这时候,同时执行的仍然是16线程。GT430没有双精度浮点运算能力,所以48个SP没有问题,不会浪费
ldq6605
2014-06-17
打赏
举报
回复
长见识,这个论坛有科学价值。
qq_16622245
2014-06-17
打赏
举报
回复
不是很懂的说
qq_16618227
2014-06-17
打赏
举报
回复
这个显卡 低端的 你到底想用来干嘛啊
qq_16617969
2014-06-17
打赏
举报
回复
430凑合啊
加载更多回复(8)
《消费提示:看懂天梯 不被忽悠
显卡
/CPU性能排名》
本文介绍如何通过查看笔记本
显卡
天梯图,清晰了解
显卡
性能对比,避免导购误导,特别针对娱乐笔记本选择时的分辨率考虑。
双核笔记本电脑软件测试,笔记本电脑,选双核还是四核?.docx
通过对实际应用的对比测试,本文探究了双核与四核处理器在笔记本电脑上的性能差异,尤其是在办公、游戏和视频处理等方面的表现。
易语言源码发送消息-全选插入
易语言源码发送消息_全选插入
【计算机组成原理】基于冯·诺依曼体系的硬件分层架构:Java后端开发必知的JVM与并发底层实现机制
内容概要:本文系统梳理了计算机组成原理的完整知识体系,重点围绕冯·诺依曼体系结构、五大核心硬件(运算器、控制器、存储器、输入/输出设备)、数据表示与运算、存储层级、CPU架构、总线系统及I/O控制机制展开,深入剖析了硬件底层如何支撑Java程序的运行,特别是与JVM内存模型、多线程并发、IO操作、性能调优等关键技术的紧密关联。文章强调通过理解二进制编码、补码运算、缓存机制、指令流水线、乱序执行、中断与DMA等底层原理,帮助Java开发者从根本上解释浮点精度丢失、数值溢出、线程安全、伪共享、IO阻塞等常见问题,并提供性能优化的硬件级视角。; 适合人群:具备一定Java开发基础,工作1-3年,希望深入理解JVM、并发编程、IO模型底层原理的后端研发人员。; 使用场景及目标:① 理解Java代码从编译到执行的完整软硬件链路;② 掌握JVM内存布局、GC机制、线程上下文切换、volatile与synchronized的硬件实现原理;③ 分析并解决高并发、高性能场景下的性能瓶颈,如缓存命中率低、伪共享、总线争用、IO阻塞等问题;④ 在面试中清晰阐述Java底层与计算机硬件的关联,展现扎实的系统功底。; 阅读建议:建议按照文档提供的“八、学习顺序”分阶段学习,每学完
一个
硬件模块,立即结合对应的Java技术点(如学到Cache时思考伪共享和@Contended)进行复盘,将抽象硬件原理具象化到日常开发场景中,以达到学以致用的目的。
BBT0060-2025 包装容器聚对苯二甲酸乙二醇酯(PET)瓶胚_可搜索.pdf
BBT0060-2025 包装容器聚对苯二甲酸乙二醇酯(PET)瓶胚_可搜索.pdf
CUDA
591
社区成员
2,925
社区内容
发帖
与我相关
我的任务
CUDA
CUDA™是一种由NVIDIA推出的通用并行计算架构,该架构使GPU能够解决复杂的计算问题。 它包含了CUDA指令集架构(ISA)以及GPU内部的并行计算引擎。
复制链接
扫一扫
分享
社区描述
CUDA™是一种由NVIDIA推出的通用并行计算架构,该架构使GPU能够解决复杂的计算问题。 它包含了CUDA指令集架构(ISA)以及GPU内部的并行计算引擎。
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章