raw interrupt status register

takeman 2013-04-03 03:32:00

RT
此寄存器是干什么的，谁能给解释一下？

...全文

1047 3 打赏收藏转发到动态举报

写回复

用AI写文章

3 条回复

切换为时间正序

请发表友善的回复…

发表回复

cuittiger 2015-09-22

打赏
举报

引用 2 楼 ohohoohoho 的回复:

[quote=引用 1 楼 lf_kyo 的回复:] 没有被mask的某硬件产生中断后，这个中断信息会经过VICINTENABLE和VICINTSELECT的筛选后决定是否传递、以IRQ还是FIQ的形式传递给内核。而从这个raw interrupt status register 中可以读出在VICINTENABLE和VICINTSELECT之前的中断信息的状态。

那么请问raw interrupt 和 masked interrupt分别指什么呢？本人小白一只，能否说的详细一点。谢谢～[/quote] raw interrupt是指的原始中断请求，32个被复制一份到这个寄存器中备查；masked interrupt是指被屏蔽了的中断请求。原始的中断请求不一定被送到CPU得到响应，有可能由程序员把它屏蔽

陨落 2014-04-21

打赏
举报

引用 1 楼 lf_kyo 的回复:

没有被mask的某硬件产生中断后，这个中断信息会经过VICINTENABLE和VICINTSELECT的筛选后决定是否传递、以IRQ还是FIQ的形式传递给内核。而从这个raw interrupt status register 中可以读出在VICINTENABLE和VICINTSELECT之前的中断信息的状态。

那么请问raw interrupt 和 masked interrupt分别指什么呢？本人小白一只，能否说的详细一点。谢谢～

lf_kyo 2013-04-07

打赏
举报

没有被mask的某硬件产生中断后，这个中断信息会经过VICINTENABLE和VICINTSELECT的筛选后决定是否传递、以IRQ还是FIQ的形式传递给内核。而从这个raw interrupt status register 中可以读出在VICINTENABLE和VICINTSELECT之前的中断信息的状态。

本文介绍ARMulator中的中断管理模块(VIC)及其寄存器配置。包括IRQ和FIQ中断的状态寄存器、使能寄存器等，并解释各寄存器的作用及如何通过设置寄存器来控制中断。

本文深入剖析AM275x芯片中AASRC模块的FIFO中断机制，涵盖中断架构设计哲学、RAW/ENABLED状态分离、SET/CLEAR使能寄存器操作逻辑、输出通道独立阈值控制、输入组中断差异，并详解实战配置流程、动态阈值调整、多通道聚合处理、DMA协同策略及典型调试问题（如中断不触发、清除失效、响应延迟）。核心聚焦于实时音频与传感器数据流下的高可靠中断管理。

本文深入解析TI HDVPSS中断控制机制，聚焦intc_intr2系列寄存器（Raw/Enabled Status、Enable Set/Clear）的功能逻辑与协同流程，重点阐述VPDMA（列表完成、描述符错误）、VIP（解析器、UV错误）及DEI等核心模块的中断类型、触发条件与清除方法，并结合初始化配置、ISR编写规范及调试技巧，提供嵌入式视频系统中断管理的完整实践指南。

本文深入解析嵌入式系统中CRC控制器的核心中断与状态寄存器，包括中断使能寄存器（CRC_INTR）、中断状态寄存器（CRC_STATUS）、中断偏移寄存器（CRC_INT_OFFSET_REG）、忙状态寄存器（CRC_BUSY）及超时预加载寄存器。重点阐述其位域定义、置位/清除机制、写操作语义（如写1禁用）、模式依赖性（AUTO/Semi-CPU）、多通道隔离管理，以及在Flash巡检和通信校验等实战场景中的配置策略与ISR设计范例。

本文深入解析ARM Vectored Interrupt Controller（VIC）的核心机制，涵盖IRQ/FIQ中断分类、硬件向量化原理、中断状态流转（RAWINTR→IRQSTATUS→VECTADDR）、16个向量槽配置、优先级仲裁规则及默认向量地址作用。重点讲解VIC关键寄存器组（状态/控制、软件中断、向量地址、向量控制）的功能与访问陷阱，如电平敏感中断的幽灵触发防护、写-读等待周期规避、中断嵌套的CPSR管理，以及WDT与VIC联动等实战要点。