社区
驱动开发/核心开发
帖子详情
怎么样搭建一个DSP的通用软件开发平台
IwGhostpit
2013-07-26 11:59:52
大神们,有没有谁给我讲一下DSP软件开发的流程,就是怎么样将具体的硬件和软件编程连接起来,期间必须哪些是必做的(听说要做好多初始化),哪些是作为应用扩展的,我是TMSC6713开发,整个基本的编程平台怎么搭建(不是CCS建工程的过程。对于寄存器配置、CMD文件编写等这些我都会,就是不知道怎么样脱开具体的应用搭建一个比较通用的平台,以便于应用扩展)
...全文
712
4
打赏
收藏
怎么样搭建一个DSP的通用软件开发平台
大神们,有没有谁给我讲一下DSP软件开发的流程,就是怎么样将具体的硬件和软件编程连接起来,期间必须哪些是必做的(听说要做好多初始化),哪些是作为应用扩展的,我是TMSC6713开发,整个基本的编程平台怎么搭建(不是CCS建工程的过程。对于寄存器配置、CMD文件编写等这些我都会,就是不知道怎么样脱开具体的应用搭建一个比较通用的平台,以便于应用扩展)
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
4 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
小陆zi
2015-05-21
打赏
举报
回复
DSP开发有自己的环境。购买开发版的时候应该有相应的教程。我接触的DSP开发板是ADI的。都是用windows下自己开发环境。其中某些开发板使用的是uclinux的。
huabao0619
2015-05-20
打赏
举报
回复
来学习学习,我只用过finereport报表开发平台,感觉体验下来做的效果挺好的,不知道别的软件怎么样。
IwGhostpit
2013-09-02
打赏
举报
回复
怎么没人发言啊,自己顶一下,同志们赶紧的!
青松2
2013-07-26
打赏
举报
回复
还是买个开发板,看着视频教程和例程慢慢学习吧。这是个漫长又痛苦的过程
DSP
开发笔记一
前言 本笔记首先对
DSP
的特点及其选型进行了描述,然后重点记录
DSP
开发环境的
搭建
及基础工程示例,对为
DSP
开发新手有一定的指导作用。 1.
DSP
简介 1.1 主要特点 在
一个
指令周期内可完成一次乘法和一次加法; 程序和数据空间分开,可以同时访问指令和数据; 片内具有快速RAM,通常可通过独立的数据总线在两块中同时访问; 具有低开销或无开销循环及跳转的硬件支持; 快速的中断处理和硬件I/O...
[从零开始学FPGA编程-1]:CPU
软件开发
、
DSP
软件软件、FPGA
软件开发
、硬件电路开发的统一层次架构
作者主页(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客 本文网址: 目录 前言 第一部分:复杂系统的核心硬件 1.1
通用
CPU 1.2 GPU 1.3
DSP
1.4 FPGA 1.5 FLASH 1.6 RAM/DDRAM 1.7 IO ASIC 1.8 SOC 第二部分:复杂系统的
软件开发
第三部分:复杂系统的硬件开发 3.1 原理图设计 3.2 PCB设计 3.3 结构设计(功能) 3.4 工艺设计(美学) 3.5 PCB生产
高通Hexagon
通用
计算
DSP
介绍
Qualcomm Hexagon Compute
DSP
(c
DSP
)是高通
平台
上专门用来做
通用
计算的硬件加速单元,与主机 CPU 相比,
DSP
通常以较低的时钟速度运行,并提供更多的并行指令级。 这使得
DSP
在功耗方面成为 CPU 的更好替代品。 因此,将尽可能多的大型计算密集型任务移植到
DSP
上,可以降低设备的整体功耗。 c
DSP
主要用途有: 摄像头、视频的图像增强相关处理 计算机视觉、增强、虚拟现实处理 深度学习硬件加速 c
DSP
在SOC架构中位于下图红色框内。 c
DSP
硬件架构
嵌入式和
通用
DSP
之间的差别
DSP
在内的多内核嵌入结构是提高整体数据处理能力的
一个
有效方案。如何更高速、高效地协调各个内核之间的工作成为这项工作的核心,与此相关的嵌入式软件的性能成为制约因素之一。能最优化地体现整个处理器架构的性能是工程师们在选择合适的数据处理器时需要重点考虑的问题。 中国的3G和智能手机,以及便携性数码产品对嵌入式
DSP
的需求在这几年内呈现爆炸性的增长。此外,一些新型应用,如MPEG4和H.264产品中的视频和语音处理、保安监视和指纹识别系统、工业变频器、
DSP
、视频会议系统、专业音响等,对嵌入式
DSP
的需求.
通用
计算机
dsp
采用,一种基于FPGA+
DSP
的
通用
飞控计算机
平台
设计
将按照上述流程设计的程序在FPGA中进行测试。将FPGA串口和PC机连接,采用115 200波特率连续工作3分钟,收发均无错误字节。本文引用地址:http://www.eepw.com.cn/article/249384.htm3.1.2 双RAM缓冲机制由于串口外设的波特率是115 200,属于低速外设,因此在串口数据和
DSP
之间采用双端口RAM作为缓冲区。由于此FPGA上自带片上RAM,因此可...
驱动开发/核心开发
21,618
社区成员
21,708
社区内容
发帖
与我相关
我的任务
驱动开发/核心开发
硬件/嵌入开发 驱动开发/核心开发
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 驱动开发/核心开发
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章