-
本版专家分：288结帖率 100% -
项目需要在S5PV210的SROM总线上挂载一片FPGA进行数据处理，选择的是BANK5。在写驱动的时候发现一个问题：BANK5的总线频率无法单独配置。比如我想实现的效果是通过不同的片选信号CS给每个BANK的总线频率设置不一样，在手册上找了很久没发现有直接给SROM设置时钟频率或设置分频系数的寄存器。请问大家是怎么处理这个问题的啊？这个总线上挂芯片的应用很多，我也看了DM9000的也没找到。
![]()
-
本版专家分：371
-
- 红花 2013年7月 Linux/Unix社区大版内专家分月排行榜第一
-
-
黄花
2013年10月 Linux/Unix社区大版内专家分月排行榜第二
2013年9月 Linux/Unix社区大版内专家分月排行榜第二
-
-
蓝花
2013年12月 Linux/Unix社区大版内专家分月排行榜第三
2013年11月 Linux/Unix社区大版内专家分月排行榜第三
2013年6月 Linux/Unix社区大版内专家分月排行榜第三
-
-
SROM_BC5 0xE800_0018不就是设置和时钟有关的吗？
-
本版专家分：288
-
通过这个寄存器修改CS等占用的时钟周期可以达到改变数据读写的频率，不过我在使用过程中发现修改后导致数据的读取和写入会错，比如我写入0XA5,FPGA那边抓到的是个随机数
-
本版专家分：371
-
- 红花 2013年7月 Linux/Unix社区大版内专家分月排行榜第一
-
-
黄花
2013年10月 Linux/Unix社区大版内专家分月排行榜第二
2013年9月 Linux/Unix社区大版内专家分月排行榜第二
-
-
蓝花
2013年12月 Linux/Unix社区大版内专家分月排行榜第三
2013年11月 Linux/Unix社区大版内专家分月排行榜第三
2013年6月 Linux/Unix社区大版内专家分月排行榜第三
-
-
那要看看你时序，我们也这样做的，没问题。
-
本版专家分：288
-
[[quote=引用 2 楼 wdw1600 的回复:]
通过这个寄存器修改CS等占用的时钟周期可以达到改变数据读写的频率，不过我在使用过程中发现修改后导致数据的读取和写入会错，比如我写入0XA5,FPGA那边抓到的是个随机数
发现是FPGA采样频率太低造成的。
现在写数据正常了，不过频率有点低，我把FPGA抓到的时序图贴上：
图中蓝色线部分占用时间太长，本来CS使能时间大概50ns，图中蓝线部分就占了200ns左右，导致写入速率只有3M左右，请问你们有遇到这个问题吗？
-
本版专家分：0 -
LZ你好，我用的架构跟你的一样，遇到的问题是，ARM写FPGA没问题，但是ARM读FPGA数据的时候过出错，想想你请教一下，能留个邮箱或别的联系方式吗,谢谢了
