PCIE软件流程疑问

家穷人瘦 2014-09-24 03:07:51

采用的为xilinx的K7系列FPGA作DMA传输。我有如下疑问：
这个DMA写流程中数据写入应该写入到哪个地址？是按TLP包来组包并完成发送的么？
写入TLP包是不是一位一位写入的？
PIO模式和DMA模式下，FPGA程序与软件程序分别有什么区别？
谢谢！

...全文

211 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

曹大夯 2014-09-24

打赏
举报

回复

数据因该放在WR_DMA_ADR指向内存地址吧？

kasikasi2012 2014-09-24

打赏
举报

回复

马克，同求解答

超微 X12DGO-6 主板用户手册

这是红芯电子的altera开发板资料，这是系列资料的第六部分，也是最后一部分，后续没有了，视频教程太大就不上传，有需要的朋友可以私信我

本文详细解析了PCIe控制器的地址空间划分、寄存器配置及其在主机与PCIe设备之间通信中的核心作用。从两个主要的地址空间（内部寄存器和远程设备）入手，分析了其地址映射机制和分区设计，并解释了如何通过Region映射访问外部设备的配置空间和内存空间。结合寄存器功能，本文介绍了如何通过地址转换寄存器和描述符寄存器生成TLP，实现主机对PCIe设备的精确操作。此外，还通过具体示例演示了配置空间和内存/IO空间的读写流程，以及如何通过寄存器配置实现对PCIe设备的访问和控制，帮助读者全面理解PCIe通信的底层实现。

在读pcie 相关文档时，发现了一篇比较好的文章，在这里摘抄并增加自己实战中的分享和疑问。pcie 的总线架构，每家SOC厂商可能都不相同；下面就展示一下intel 芯片的总线架构，至于自己公司的总线架构是属于保密的，不方便展示：如图 Uncore 和 IOH 组成 PCIe Root Complex。Root Complex 挂接了 PCIe 的 GFX 图像显卡，DDR3 内存，两个 PCIE switch，以及一个 10Gb Ethernet PCIe endpoint。如果通过 lspci -tv

根据CEM标准，PCIe add-in card有两个用于热插拔机制的边带信号，分别是PRSNT1#和PRSNT2#，这两个信号是直接连接在一起的，且这两根信号的金手指长度要比其他的信号的金手指长度要短一点。如下图所示，当PCIe卡设备未被完全插入插槽时，插槽的PRSNT2#信号由于上拉的作用，将一直处于高电平状态。当PCIe卡设备被完全插入插槽后，插槽上的PRSNT2#信号则会被PCIe卡设备的短路线连接到地，从而使得其变为低电平。在实际应用中，常规的热插拔按照正常的流程进行处理即可。

驱动开发/核心开发

21,619

社区成员

21,710

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章