基于MFC的锁相环设计

qq_26334189 2017-11-21 11:36:54

用mfc做一个锁相环，实现锁相功能，没有具体要求，只要能实现锁相就行了。
或者谁有相关资料，请告诉一下我，谢谢。

...全文

339 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

1. PHASE LOCKED LOOP（PLL） S3C6410里包含三个PLL(锁相环)，APLL, MPLL, EPLL，通过设置它们将输入时钟同步输出达到操作CPU的工作频率的目的。如图1-1所示。 Voltage Controlled Oscillator (VCO)P[5:0]位来设置FIN进行分频。通过设置Main-Divider分频数，分频压

1. PHASE LOCKED LOOP（PLL） S3C6410里包含三个PLL(锁相环)，APLL, MPLL, EPLL，通过设置它们将输入时钟同步输出达到操作CPU的工作频率的目的。如图1-1所示。 Voltage Controlled Oscillator (VCO)P[5:0]位来设置FIN进行分频。通过设置Main-Divider分频数，分频压控振荡器产生的输出时钟

高效微逆变器设计：程序实现与上位机监控系统

本小节主要介绍系统控制器在S3C6410 RISC 微处理器中的功能和使用。系统控制器由两部分组成：分别是系统时钟控制和系统电源管理控制。系统时钟控制逻辑，在S3C6410 中生成所需的系统时钟信号，用于CPU 的ARMCLK, AXI/AHB 总线外设的HCLK 和APB 总线外设的PCLK。在S3C6410 中有三个PLL。一个仅用于ARMCLK，一个用于HCLK 和 PCLK，最

18,356

社区成员

64,161

社区内容

发帖

与我相关

我的任务

c++c语言开发语言技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章