微信扫一扫1.8w+
社区成员
基于MFC的锁相环设计
用mfc做一个锁相环，实现锁相功能，没有具体要求，只要能实现锁相就行了。
或者谁有相关资料，请告诉一下我，谢谢。
或者谁有相关资料，请告诉一下我，谢谢。
...全文
当前发帖距今超过3年，不再开放新的回复
发表回复
全数字锁相环（DPLL）的原理简介以及verilog设计代码 随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟...
异或鉴相器 matlab 数字鉴相器,基于CPLD的光伏逆变器锁相及保护电路设计 0 引言本文引用地址：http://www.eepw.com.cn/article/276084.htm在光伏并网系统的逆变器...在这种情况下，设计采用对电网电压进行过零检测后再将信号送人CPLD，然后由CPLD实现对电网电压进行数字锁相的方法，可以有...
异或鉴相器 matlab 数字鉴相器,CPLD的光伏逆变器锁相及保护电路设计 在这种情况下，设计采用对电网电压进行过零检测后再将信号送人CPLD，然后由CPLD实现对电网电压进行数字锁相的方法，可以有效地防止相位因干扰而发生抖动或者失锁的现象，保证系统的正常运行。另外，本系统还使用CPLD...
[XMOVE自主设计的体感方案] 历代版本系统介绍（一）X-MOVE1.0 本系统选用的CPU是MSP430F169, MSP430F1xx 基于闪存的 MCU 提供 1.8 伏至 3.6 伏工作电压、高达 60kB 的闪存/ROM 和 8 MIP（带有 FLL + SVS），利用锁相环技术（FLL），将其频率锁定在16MHz。正常工作电流1毫安。 ...
FPGA之JESD204B接口——总体概要 实例上 6、debug：用于调试 基于example design实现设计 example程序框图 链路传输需要PHY和204B IPcore，例如ADC和FPGA应用，在example design中已经将数据通过PHY和204B core接收，从AXI4-STREAM中输出数据流，那么剩下...
时钟管理 PLL锁相环电路(Phase-Locked Loop)基本上是一个闭环的反馈控制系统，它可以使PLL 的输出与一个参考信号保持固定的相位关系。PLL在电路中的作用之一是起到倍频的作用：即可以输出系统时钟的固定倍数频率。所以这里它...
电子/硬件工程师手册 单板详细设计包括两大部分： 单板软件详细设计 单板硬件详细设计 单板软、硬件详细设计，要遵守公司的硬件设计技术规范，必须对物料选用，以及成本控制等上加以注意。本书其他章节的大部分内容都是与该部分...
Xilinx：词汇表 基于文本而不依赖于技术的设计，它将高级功能性与高级信息流融合在一起。 行为设计方法 使用文本语言而不是互连符号原理图来定义电路的方法。 行为仿真 通常会在使用硬件描述语言 (HDL)...
S3C6410之系统时钟 包含时钟的体系结构，复位设计和电源管理模式。 1.硬件体系结构 如图2-2 所示，说明了S3C6410 的结构框图。S3C6410 是由ARM1176 处理器，几个多媒体协处理器和 各种外设IP 组成的。ARM1176 处理器是通过64 位...
VIVADO中JESD204B IPcore的调用 6、debug：用于调试 基于example design实现设计 example程序框图 链路传输需要PHY和204B IPcore，例如ADC和FPGA应用，在example design中已经将数据通过PHY和204B core接收，从AXI4-STREAM中输出数据流，那么剩下...
通信行业常用电器术语缩略语（abbr/acro） LEC: linear echo canceller ...PVC：Per Vocoder Calibration 基于语音编解码器的校准 FENS：Far-End Noise Supression WVE: Wide Voice Enhancement DRC: Dynamic Range Control Audio MBDRC:M...
通信行业常用电器术语缩略语（abbr/acro） -----全面，接近专业词典了 通信行业常用电器术语缩略语（abbr/acro） 原创qianxuedegushi 最后发布于2019-06-04 14:23:15 阅读数 159 收藏 展开 ...PVC：Per Vocoder Calibration 基于语音编解码器的校准 FENS：Far-End Noise...
S3C6410芯片揭密之一 S3C6410体系结构 一个集成的多格式编解码器（ MFC ）支 持MPEG4/H.263/H.264 编码、译码以及VC1 的解码。这个H/W 编码器/解码器支持实时视频会议和NTSC、 PAL 模式的TV 输出。 S3C6410 有一个优化的接口连线到外部存储器。...
JESD204C 入门：第2部分-新特性及其内容 提供64b/80b选项是为了与8b/10b保持相同的时钟比，帮助简化锁相环(PLL)设计，同时最小化杂散。对于希望通过使用前向纠错或利用同步字提供的其他功能的应用，相比8b/10b，更应该选择64b/80b，稍后将就这一问题进行...
46家公司笔试题目 设计函数 int atoi(char *s)。 2．int i=(j=4,k=8,l=16,m=32); printf(“%d”, i); 输出是多少？ 3．解释局部变量、全局变量和静态变量的含义。 4．解释堆和栈的区别。 5．论述含参数的宏与函数...
