- Verilog实现VGA通信的驱动
VGA全称是Video Graphics Array，即...驱动，顾名思义就是能够使驱使外设正常工作的代码，所以本质上也是代码，为了能够写出驱动，我们必须明确外部设备的接口定义和传输协议，然后针对其接口和传输协议给予相应的信...
- 源码系列：基于FPGA的数模转换（DA）设计
今天给大侠带来基于FPGA的数模转换（DA）设计，附源码，获取源码，请在“FPGA技术江湖”公众号内回复“数模转换设计源码”，可获取源码文件。话不多说，上货。 设计背景： 数模转换器（Digital to Analog ...
- D/A转换verilog程序
此为AD5541或者ad5542的转换程序，也适合其他芯片借鉴思想
- 数模混合仿真实例（数字verilog作为顶层）VCS+XA
数模混合仿真实例（数字verilog作为顶层）VCS+XA 大家都知道对于一颗有点复杂度的芯片而言（比如SOC），通常都会包含数字电路和模拟电路。在设计的初期，也许数字模块和模拟模块是分开设计和仿真的。随着项目的...
- verilog 综合注意事项
verilog
- System Verilog的概念以及与verilog的对比
SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得...
- 用FPGA驱动DA芯片TLV5618
TLV5618这款芯片是TI（美国德州仪器）公司生产的 双路12位电压输出 数/模 转换器。该TLV5618是一个双通道12位电压输出DAC具有灵活的3线串行接口。串行接口与TMS320 ， SPI兼容，QSPI ™和MICROWIRE ™串行端口。这是...
- 数字中频上变频
DAC在对基带信号进行数模转换变为数字中频，产生的正交I/Q信号可以是差分信号也可以是单端信号，常用的调制芯片如ADRF6720-27为差分输入并且要求差分信号的共模电压为2.68V。如何将单端的I/Q进行调制？ 1.几个概念 ...
- 基于FPGA的TLC5620驱动设计（DA）.pdf
本实验 我们 用 FPGA FPGAFPGA对开发板 上的 DA 芯片 TLCTLCTLC5620562056205620进行 控制 ，TLC5620TLC5620TLC5620TLC5620TLC5620TLC5620TLC5620是一个拥 有四路输出 有四路输出 数/模转换器 模转换器 。...
- 外设驱动库开发笔记6：AD719x系列ADC驱动
接下来我们就来设计并开发AD719x的驱动程序。 1、功能概述 AD7192是一款适合高精密测量应用的低噪声完整模拟前端，内置一个低噪声、 24 位Σ-Δ型模数转换器 (ADC)。片内低噪声增益级意味着可直接输入小信号。 ...
- Josh 的学习笔记之 Verilog（Part 2——Verilog 语言基础）
本文从一个 Verilog 用例出发，对 Verilog 语言的语法进行了阐释。包括的内容主要有 Verilog 语言的基本词法，常用的编译指令，逻辑值、常量、变量的含义，操作符的概念和分类等，还对 Verilog 中的参数、并发以及...
- 对于Verilog语言的一些总结
1、不使用初始化语句； 2、不使用延时语句； 3、不使用循环次数不确定的语句，如：forever，while等； 4、尽量采用同步方式设计电路；...5、尽量采用行为语句完成设计；...Verilog中的变量有线网类
- Verilog
先记下来： 1、不使用初始化语句； 2、不使用延时语句； 3、不使用循环次数不确定的语句，如：forever，while等； 4、尽量采用同步方式设计电路； 5、尽量采用行为语句完成设计；...Verilog中的变量有线网...
- 初学verilog必看
1、不使用初始化语句； 2、不使用延时语句； 3、不使用循环次数不确定的语句，如：forever，while等； 4、尽量采用同步方式设计电路； 5、尽量采用行为语句完成设计；...6、always过程块描述组合逻辑，应在敏感信号...
- system verilog
SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得...
- Verilog 初学者比较有用的整理(转自它处)
******************************************************************************************************************** *作者: Ian11122840 时间:&...
- 基于FPGA的数据采集系统（二）
1.TLV5618数模转换详解 2.TLV5618接口设计 七、ADC驱动模块 1.ADC128s022模数转换详解 2.ADC128s022接口时序设计 五、同步FIFO模块 FIFO根据需求可分为同步FIFO和异步FIFO，同步FIFO读写共用同一个时钟周期，...
- 基于FPGA实现DAC8811接口（正弦波）
1 应用领域 基于FPGA实现DAC8811接口参考设计较少，网络资源都是基于单片机实现DAC8811接口控制，但是在特殊场合必须要使用FPGA...D/A芯片选用的是DAC8811，这款芯片是16位串行输入乘法数模转换器，主要特性为16位的
- 对Verilog 初学者比较有用的整理(转自它处)
先记下来： 1、不使用初始化语句； 2、不使用延时语句； 3、不使用循环次数不确定的语句，如：forever，while等； 4、尽量采用同步方式设计电路； 5、尽量采用行为语句完成设计；...Verilog中的变量有线网类型和寄...
- 对Verilog 初学者比较有用的整理
对Verilog 初学者比较有用的整理(转自它处)*********************************************************************************************************************作者: Ian11122840 时间: 2010-9-27 09:04...
- Verilog HDL简明教程
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述...
- Verilog语法_1(reg、wire、always语法)
September 16, 2016 作者：dengshuai_super 出处：http://blog.csdn.net/dengshuai_super/article/details/52557422 声明：转载请注明作者及出处。可综合文件放到design文件夹下，testbench文件放到sim文件夹下...
- Verilog笔记（总）
1.我的第一个verilog程序：三态门 module three_status_device(in,out,oe); input in,oe; output out; assign out = (oe)? in : 1'bz; endmodule 其中oe为输出有效端，当oe置高则输入能顺利通过，否则输出高...
- 给初学verilog入门的一些简单知识
先记下来： 1、不使用初始化语句； 2、不使用延时语句； 3、不使用循环次数不确定的语句，如：forever，while等； 4、尽量采用同步方式设计电路； 5、尽量采用行为语句完成设计；...6、always过程块描述组合逻辑，...
- Verilog学习心得
因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module. 比如在决定是否使用reg定义时，要问问自己物理上是不是真正存在这...