关于vivado中使用ila观测信号的问题

super_yunwu 2018-08-30 04:24:06

调用ZYNQ的IP核，并产生100M和200M的时钟提供给PL端使用，再调用一个异步FIFO，用100M时钟做为写时钟，并用它产生100个时钟周期的写使能。200M的时钟做为读时钟，产生读使能。
然后调用ila抓取写使能的波形，使用200M时钟做为采样时钟。按道理观测到的写使能应该是200个时钟周期左右，但是却大概只有50个时钟周期。
再通过修改ZYNQ的IP核，只产生一个200M的时钟，然后再通过clk_wiz的IP核分频出一个100M的时钟，再分别用这两个时钟去重复上述操作，ila观测到的写使能信号为200周期左右。
跪求大神解答

...全文

2020 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

1.课程是自己的实验课程 2.主要采用的是zcu104 开发板,使用的是官方的例子，增加了简单的修改。例子1：是跑通官方的hdmi rx 和hdmi tx ... 工程中如果涉及到license 的问题，请去官方网站申请。

第一部分：RTL设计在RTL中想要抓取的信号前加上（*keep = "TRUE"*）例如想要抓取cnt信号：（*keep = "TRUE"*）reg [3:0] cnt = 4'd0;第二部分:加入ILA核在vivado工程中打开IP Catalog选项，找到ILA核进入配置ILA核的选项：第一页第二页：配置结束之后点击OK第三部分：在RTL中嵌入ILA核在vivado...

vivado FPGA ila逻辑分析仪

Vivado ILA观察信号和调试过程

例如，要使用ILA观察一个100KHz的信号A，为了能让JTAG能正常显示出所抓信号的波形，通常要确保A信号所连接的ILA HUB频率是JTAG的2.5倍以上。但是，如果你在set up debug时，仅把信号A加进来的话，那么HUB的时钟也就一定是100KHz了，这时候当你用JTAG下载时，由于最低可选频率是125KHz以上，所以你就肯定抓不到信号波形了。方法有两个：手动修改XDC把HUB时钟设置为一个高频时钟 connect_debug_port dbg_hub/clk [get_nets <

嵌入开发(WinCE)

19,502

社区成员

41,568

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章