在vivado中ZYNQ zcu102的PCIe核怎么使用？(结合AXI总线与DDR之间实现数据传输）

weixin_38293307 2019-03-16 06:25:59

请问在Vivado中想使用ip核：DMA/Bridge Subsystem for PCI Express，我的板子是zynq UltraScale+MPSoC 的zcu102.
但是我没有找到这个ip核，请问怎么使用呀？或者能找到一个替代的吗？我需要使用这个与DDR传输数据，使用AXI总线。谢谢！标准图见下：

...全文

895 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

qian_123456 2021-07-14

打赏
举报

回复

ZCU102芯片内部没有PCIE核的

ZYNQ－ZCU102/4 2019-07-05

打赏
举报

回复

https://blog.csdn.net/Newyan3651/article/details/92832320 －－－－这个不知道能不能帮到你，不过怎么用AXI交互好像文章里没写得很清楚

博客配套资源 https://blog.csdn.net/botao_li/article/details/86475467

博客配套工程源码 https://blog.csdn.net/botao_li/article/details/85630090

打开下面链接，直接免费下载资源： https://renmaiwang.cn/s/sq8zt 本文详细介绍了在zcu102设备上进行AXI-DMA协议测试的过程和相关源码分析。测试的重点是验证ZCU102设备上AXI DMA（Direct Memory Access）接口的正确性和性能。通过源码免费下载链接提供的实验指导，开发者可以下载完整的实验代码，并进行实际操作演练，以检验和优化基于ZYNQ Ultrascale+ MPSoC平台的AXI DMA通信效率。ZCU102作为Xilinx公司推出的一款高效开发平台，经常被用于工业界以及学术界进行高速数据传输和处理的相关研究和实验。它集成了强大的FPGA和ARM处理器，为用户提供了一个灵活的硬件开发环境，非常适合进行AXI协议相关实验。在进行AXI DMA协议测试时，开发者需要编写或者获得适用于ZCU102的源代码，并利用Xilinx开发工具，如Vivado和SDK进行源代码的编译、调试和运行。在本实验中，源码下载链接提供的程序主要涉及了硬件描述语言（HDL）代码和固件代码两个部分。硬件代码主要负责定义和实现AXI接口的硬件逻辑，而固件代码则涉及到在ARM处理器上运行的软件控制逻辑，包括初始化DMA传输、配置DMA参数和处理传输完成事件等关键步骤。ZCU102平台上的AXI DMA测试不仅要求开发者具备FPGA和ARM架构的知识，还要求他们能够理解和使用Xilinx提供的开发工具和库函数，这对于实验的最终成功至关重要。另外，测试过程还需要对ZCU102设备进行配置和设置，确保它能够正确地进行数据传输。这包括硬件层面的AXI接口配置和软件层面的通信协议配置。在软件层面上，开发者需要编写程序代码以初始化硬件资源，启动DMA引擎，并监控数据传输状态。所有这些步骤都是为了确保数据能够在ZCU102平台上高效且准确地传输。在进行

Xilinx ZYNQ Ultrascale + ZCU102上的RISC-V火箭芯片关于这个仓库这是FPGA 上RISC-V的ZCU102端口。 ZCU102至少可以容纳四芯RISC-V核火箭芯片。该存储库的火箭芯片版本与原始存储库相同，该原始存储库在2018年4月。新的火箭芯片版本可以在主流火箭芯片。在ZCU102上，使用Vivado v2017.1进行单核配置的时钟频率（时钟速度）可以达到195 MHz。请参阅以了解如何使用此存储库。注意：我最近在删除了sed命令，因为它在主机OS环境中不可靠。而是，在第一次构建之前，只需在245行中插入新行|aarch \ 。关于SD卡（将硬件和软件堆栈带入FPGA），请参见。当前流已在以下主机环境中经过测试：软件版本作业系统 16.04.1-Ubuntu与4.15.0-64-generic内核重击 4.3.48

本文件使用ZCU102开发板，基于vivado开发，使用axi dma实现PL和Ps之间的通信。其中添加了FIFO，保证数据不丢失。

嵌入开发(WinCE)

19,524

社区成员

41,565

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章