在vivado中ZYNQ zcu102的PCIe核怎么使用？(结合AXI总线与DDR之间实现数据传输）

weixin_38293307 2019-03-16 06:25:59
请问在Vivado中想使用ip核：DMA/Bridge Subsystem for PCI Express，我的板子是zynq UltraScale+MPSoC 的zcu102.
但是我没有找到这个ip核，请问怎么使用呀？或者能找到一个替代的吗？我需要使用这个与DDR传输数据，使用AXI总线。谢谢！标准图见下：
...全文
881 2 打赏 收藏 转发到动态 举报
写回复
用AI写文章
2 条回复
切换为时间正序
请发表友善的回复…
发表回复
qian_123456 2021-07-14
  • 打赏
  • 举报
 回复

ZCU102芯片内部没有PCIE核的

ZYNQ－ZCU102/4 2019-07-05
  • 打赏
  • 举报
 回复
https://blog.csdn.net/Newyan3651/article/details/92832320 －－－－这个不知道能不能帮到你，不过怎么用AXI交互好像文章里没写得很清楚
zcu102试验axi timer
这篇博客文章详细介绍了如何在ZCU102开发板上配置和使用AXI Timer，以实现定时器功能。作者botao_li在CSDN上分享了这一实践经验，为读者提供了宝贵的参考。通过阅读文章和配套资源，开发者可以更好地理解AXI Timer的...
zcu102_axi_lite参考实验源码
【标题】"ZCU102_Axi_Lite_参考实验源码" 是一个与FPGA设计相关的项目，其中包含了使用Xilinx Zynq-7000 SoC（System-on-Chip）在ZCU102开发板上实现AXI Lite协议的源代码。ZCU102是一款高性能、多用途的评估平台，...
rc-fpga-zcu:将fpga-zynq（火箭芯片）移植到Xilinx ZYNQ Ultrascale +板（ZCU102）
在ZCU102上，使用Vivado v2017.1进行单核配置的时钟频率（时钟速度）可以达到195 MHz。 请参阅以了解如何使用此存储库。 注意：我最近在删除了sed命令，因为它在主机OS环境中不可靠。 而是，在第一次构建之前，只需...
zcu102设备AXI-DMA协议测试
在进行AXI DMA协议测试时，开发者需要编写或者获得适用于ZCU102的源代码，并利用Xilinx开发工具，如Vivado和SDK进行源代码的编译、调试和运行。在本实验中，源码下载链接提供的程序主要涉及了硬件描述语言（HDL）...
axi_dma.rar
总结，AXI DMA在Zynq SoC中的应用是实现高效数据传输的关键技术，特别是在ZCU102这样的开发平台上，通过Vivado工具和FIFO的配合，能够构建稳定、高性能的数据通路，满足各种复杂应用场景的需求。
嵌入开发(WinCE)

19,523

社区成员

41,565

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 嵌入开发(WinCE)
社区管理员
  • 嵌入开发(WinCE)社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章