社区
嵌入开发(WinCE)
帖子详情
在vivado中ZYNQ zcu102的PCIe核怎么使用?(结合AXI总线与DDR之间实现数据传输)
weixin_38293307
2019-03-16 06:25:59
请问在Vivado中想使用ip核:DMA/Bridge Subsystem for PCI Express,我的板子是zynq UltraScale+MPSoC 的zcu102.
但是我没有找到这个ip核,请问怎么使用呀?或者能找到一个替代的吗?我需要使用这个与DDR传输数据,使用AXI总线。谢谢!标准图见下:
...全文
844
2
打赏
收藏
在vivado中ZYNQ zcu102的PCIe核怎么使用?(结合AXI总线与DDR之间实现数据传输)
请问在Vivado中想使用ip核:DMA/Bridge Subsystem for PCI Express,我的板子是zynq UltraScale+MPSoC 的zcu102. 但是我没有找到这个ip核,请问怎么使用呀?或者能找到一个替代的吗?我需要使用这个与DDR传输数据,使用AXI总线。谢谢!标准图见下:
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
2 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
qian_123456
2021-07-14
打赏
举报
回复
ZCU102芯片内部没有PCIE核的
ZYNQ-ZCU102/4
2019-07-05
打赏
举报
回复
https://blog.csdn.net/Newyan3651/article/details/92832320 ----这个不知道能不能帮到你,不过怎么用AXI交互好像文章里没写得很清楚
zcu102
试验
axi
timer
博客配套资源 https://blog.csdn.net/botao_li/article/details/86475467
zcu102
_
axi
_lite参考实验源码
博客配套工程源码 https://blog.csdn.net/botao_li/article/details/85630090
rc-fpga-zcu:将fpga-
zynq
(火箭芯片)移植到Xilinx
ZYNQ
Ultrascale +板(
ZCU102
)
Xilinx
ZYNQ
Ultrascale +
ZCU102
上的RISC-V火箭芯片 关于这个仓库 这是FPGA 上RISC-V的
ZCU102
端口。
ZCU102
至少可以容纳四芯RISC-V
核
火箭芯片。 该存储库的火箭芯片版本与原始存储库相同,该原始存储库在2018年4月。 新的火箭芯片版本可以在主流火箭芯片。 在
ZCU102
上,
使用
Vivado
v2017.1进行单
核
配置的时钟频率(时钟速度)可以达到195 MHz。 请参阅以了解如何
使用
此存储库。 注意:我最近在删除了sed命令,因为它在主机OS环境
中
不可靠。 而是,在第一次构建之前,只需在245行
中
插入新行|aarch \ 。 关于SD卡(将硬件和软件堆栈带入FPGA),请参见 。 当前流已在以下主机环境
中
经过测试: 软件 版本 作业系统 16.04.1-Ubuntu与4.15.0-64-generic内
核
重击 4.3.48
axi
_dma.rar
本文件
使用
ZCU102
开发板,基于
vivado
开发,
使用
axi
dma
实现
PL和Ps
之间
的通信。其
中
添加了FIFO,保证数据不丢失。
ug585-
Zynq
-7000-TRM.pdf
Xilinx官方提供
ZYNQ
7000的数据手册,详细介绍了
ZYNQ
各个模块,包括PS和PL部分,以及各个模块内部寄存器等信息
嵌入开发(WinCE)
19,523
社区成员
41,569
社区内容
发帖
与我相关
我的任务
嵌入开发(WinCE)
硬件/嵌入开发 嵌入开发(WinCE)
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 嵌入开发(WinCE)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章