社区
驱动开发/核心开发
帖子详情
图中16个时钟含义 ?pcie完成报文 在16时钟内完成吗 ?
german010
2019-07-03 11:01:43
图中红线具体含义是什么
...全文
75
回复
打赏
收藏
图中16个时钟含义 ?pcie完成报文 在16时钟内完成吗 ?
图中红线具体含义是什么
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
PCIe
学习笔记1:
PCIe
体系架构——
PCIe
简介
本文详细介绍了
PCIe
(PeripheralComponentInterconnectExpress)的串行传输原理,包括其优化、带宽计算方法,以及系统中的根组件、上行端口、下行端口、交换机和桥的概念。着重讲解了
PCIe
的体系架构和设备层次,特别是原生和传统端点的区别。
【一】
PCIe
基础知识
PCIe
采用了点到点通讯方式,全双工,基于数据包传输,其速度随着版本提升而增加。
PCIe
设备间通过链路连接,采用树形拓扑结构,包括根桥(RootComplex)、交换机(Switch)和终端设备(Endpoint)。
PCIe
信号定义涉及数据发送和接收的差分线对,以及各种控制信号。事务层负责将上层请求打包成TLP,分为内存读写、配置、IO和消息请求四种类型,每个TLP包含Header、DataPayload和ECRC等字段。文章还介绍了
PCIe
的配置空间,包括设备ID、命令寄存器等,并阐述了
PCIe
设备的枚举、链路训练和配置空间分配过程。
xlinx_
pcie
_ip 使用笔记
本文是赛灵思
PCIE
IP核使用学习笔记。介绍了
PCIE
的适用场景、优势、层次结构、bar空间、中断等知识,还阐述了TLP包
报文
特点。同时,详细说明了ISE和VIVADO中
PCIE
的配置方法,以及ISE_
PCIE
_core在PIO和DMA模式下的收发情况。
PCIe
工程中
时钟
管理模块的CDC路径
作者参考‘VIVADO 使用误区与进阶’文档,对比其中 CDC 路径与
PCIe
工程的
时钟
路径。介绍了安全与不安全的 CDC 路径特点,指出
PCIe
时钟
模块的 CDC 路径与安全路径类似。还说明了系统
时钟
经处理输出 6 种
时钟
的用途,如用于
PCIe
IP 核底层、总线控制器逻辑处理等。
PCIE
电路设计
本文详细介绍了
PCIe
接口的类型,如X1、X4、X
16
,及其在PC和服务器中的应用。
PCIe
通过差分
时钟
和数据对进行通信,并提供了热插拔、系统管理总线
时钟
、复位信号等功能。MINI-
PCIE
与
PCIe
信号相同,但接口规格不同。M.2接口可支持
PCIe
或SATA,PEDET信号用于识别设备类型。此外,讨论了关键信号如PRSNT、PWRGD、wake及电源需求。
驱动开发/核心开发
21,620
社区成员
21,709
社区内容
发帖
与我相关
我的任务
驱动开发/核心开发
硬件/嵌入开发 驱动开发/核心开发
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 驱动开发/核心开发
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章