ov5640摄像头模块FPGA驱动HDMI显示

???????MJ 2019-12-07 09:58:37

不经过ddr缓存，直接经过FIFO，然后输出，具体怎么实现？

...全文

396 5 打赏收藏转发到动态举报

写回复

用AI写文章

5 条回复

切换为时间正序

请发表友善的回复…

发表回复

SITEOF 2021-05-04

打赏
举报

做出来了嘛？

???????MJ 2019-12-09

打赏
举报

我就是根据HDMI输出的有效数据部分，控制读请求，可是显示出来特别模糊

芯王国 2019-12-07

打赏
举报

根据你读数据量，写控制信号

???????MJ 2019-12-07

打赏
举报

引用 1 楼宏强子的回复:

[quote=引用楼主 ???????MJ的回复:]不经过ddr缓存，直接经过FIFO，然后输出，具体怎么实现？

用片内的ram做缓存[/quote] 现在有个问题就是输入的行和场信号和输出的行，场信号同步问题，有没有什么好办法

芯王国 2019-12-07

打赏
举报

引用楼主 ???????MJ的回复:

不经过ddr缓存，直接经过FIFO，然后输出，具体怎么实现？

用片内的ram做缓存

FPGA PGL22G驱动程序，Verilog HDL实现。项目代码可顺利编译运行~

FPGA XC7A35T驱动程序，Verilog HDL实现。项目代码可直接编译运行~

FPGA PGL22G驱动程序，Verilog HDL实现。项目代码可顺利编译运行~

FPGA MPSoC XCZU2CG、XCZU2EG和XCZU4EV驱动程序。基于VITIS实现。项目代码可顺利编译运行~

FPGA XC7A100T驱动程序，Verilog HDL实现。项目代码可直接编译运行~

驱动开发/核心开发

21,618

社区成员

21,708

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章