关于ZYNQ PCIE EP端与RC端交互的方式问题

一个航天小菜鸟 2020-09-24 04:55:02

请教一下各位大神，最近刚刚接触ZYNQ 7 PCIE方面的知识，对于RC端和EP端的数据交互方式有点迷糊，请教一下，EP端如果想要和RC端进行数据交互，是不是只需要将数据存入到DDR中然后RC端来取；如果EP端接受就是rc端直接写入ddr然后ep去读ddr的数据就可以了，全程EP不需要参与PCIE总线的调度，是这样的吗？另外进行裸跑程序的RC端开发是否会有很大难度，各位大佬有什么推荐的开发方式吗？RC端的开发资料去哪里找呢？希望能够得到大家的帮助，谢谢！

...全文

898 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

ZYNQ PCIe-DMA源码例程 PS-PL交互 linux/裸机 verilog C/C++ZYNQ PCIe-DMA的实现过程一、概述二、基础知识三、系统总框架四、工作原理与工作模式五、接口时序六、资源使用情况七、PS-PL交互以及测试程序 ZYNQ PCIe-DMA的实现过程近期在网上淘来个源码，看了之后觉得还不错。完全刷新我对ZYNQ的认知啊，原来ZYNQ也可以这么玩的。PS-PL交...

采集卡设计包括硬件设计。首先对采集卡的性能和指标进行分析，接着提出硬件的总体设计，在硬。据丢失的现象发生，在某些情况下，需要一定量的数据才可以进行处理，这需要一种。的检测和初始化，数据的接收，并以文件形式存储至硬盘，用来进行下一步处理。块之间传送，各个高速协议之间很难工作在同步状态，如果数据采取直连的方式，可。由于高速接口不同，协议和传输速率也不同，如果采取直连的方式，可能会有数。由于各个协议不同，需要分模块设计，各个协议单独为一个模块。是独立的，并且读写位宽可以成倍数关系，使设计更为灵活。

最新的4.12内核中对pci host driver进行一些划分，把基于designware IP的主控驱动放到drivers/pci/dwc目录下去了。如果是基于老的kernel开发，想要移植新版的内核的话，要注意，同时多了designware ep驱动框架。非designware的主控驱动还是位于host目录下，譬如pcie-xilinx.c。下面就以xilinx pcie主控驱动为例来介绍如何

基于VIVADO的PCIE IP的使用项目简述项目简述上一篇博客我们已经对PCIE协议进行了粗略的讲解，为什么粗略呢？因为详细的我也不会。那么不明白具体的PCIE协议，我们就不能在FPGA中使用PCIE来进行高速数据传输了吗？答案是否定的。因为Xilinx官方给我们提供了完善的PCIE IP，基于这些IP我们设置不需要知道TLP包的组包原理我们便可以把PCIE使用起来。这篇博客我们主要把FPGA作为endpoint来进行讲解，当然也对作为root port进行简单的描述。我们使用的主要IP是XDMA，主

本文详细介绍了基于 Xilinx ZCU102 开发板的 PCIe DMA 子系统设计与实现。

嵌入开发(WinCE)

19,520

社区成员

41,566

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章