FPGA的fifo读写adc数据

[罗玉文]

我一个并行ADC，工作频率40MHz，数据输出速率2.5Mhz，每2.5MHz，ADC产生一个数据有效的脉冲信号，要等一段时间以后才有数据产生，fpga读写adc的频率是100MHz，现在要把ADC结果通过100MHz的FIFO做FFT，fifo写数据端要不要生成一个2.5MHz的时钟，能不能用100MHz作为写时钟，每40个周期写一个数据？ （ADC为AD7760）

[从瑜家山飞奔到老和山下的猪]

@老皮芽子 您好，目前也在使用AD7760，想用CPU实现。请问STM32可以吗？感觉转换时间不太够？

[老皮芽子]

FIFO 用异步方式，FIFO写时钟用ADC 的40MHz,按 AD7760的读时序控制FIFO写使能。读FIFO用100MHz。 AD7760适合接CPU，用在FPGA上读写比较麻烦。

[罗玉文]

引用 1 楼 qq_708907433 的回复：

FIFO 用异步方式，FIFO写时钟用ADC 的40MHz,按 AD7760的读时序控制FIFO写使能。读FIFO用100MHz。 AD7760适合接CPU，用在FPGA上读写比较麻烦。

谢谢了