FPGA 设计中如何实现同步时序电路的延时？

[weixin_28738153]

FPGA 设计中如何实现同步时序电路的延时？

[weixin_38498942]

在同步电路中，对于比较大的和特殊要求的延时，一半通过高速时钟产生计数器，通过计数器来控制延时;对于比较小的延时，可以通过触发器打一拍，不过这样只能延迟一个时钟周期。