RISC-V学习笔记【中断和异常】

RISC-V架构的中断与异常一般来说由处理器内部的事件或程序执行中的事件引起的程序跳转称为异常；一般的由处理器外部因素引起的程序跳转称为中断广义上来说中断和异常都被处理器视为异常，一般将其分为同步异常和异步异常同步异常同步异常：由于执行程序指令流或者试图执行程序指令流而造成的异常表现：CPU外部环境一定，多次执行时每次能够精确复现常见的同步异常包括但不限于：取指令访问到非法的地址区间读写数据访问地址属性出错取指令地址非对齐错误非法指令错误执行调试断点指令异步异常异步异常：产生原