定点化-饱和截位 verilog

zhyg_321 2022-05-11 07:00:33

定点介绍(低截高饱)

一般我们会分为两步来操作

  1. 低位Round操作

封装为饱和截位

高饱操作:

d = ((c【27:24】== 4'b0000) || (c[27:24] == 4'b1111) ) ? c[24:0] : c[27] ? 25'h1000000 : 25'h0ffffff;

这个可能是在verilog上能做到的最好的方式了,但是不够完美

使用方式:

fixpoint (15,11,4,1,1) u_add1_fix (.din(fixin),.dout(fixout));
fixpoint (15,10,4,1,1) u_add2_fix (.din(fixin),.dout(fixout));

源码

 

...全文
18 回复 打赏 收藏 举报
写回复
回复
切换为时间正序
请发表友善的回复…
发表回复
相关推荐
发帖
网络编程
加入

1.8w+

社区成员

VC/MFC 网络编程
社区管理员
  • 网络编程
申请成为版主
帖子事件
创建了帖子
2022-05-11 07:00
社区公告
暂无公告