高通硬件设计时，32K 晶体走线是否需要走表层？下面是否要铺地？

梦想开高达的程序员 2022-09-07 14:17:26

高通硬件设计时， 32K 晶体走线是否需要走表层？下面是否要铺地？

...全文

406 1 打赏收藏举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

weixin_38498942 2022-09-08

打赏
举报

回复

都是走表层的，而且均需要铺地。

相关推荐

举个例子来说吧。我们将对多层电路板进行射频线仿真，为了更好的做出对比，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比；表层未铺地的PCB文件如下图1所示（两种线宽）: 图1a：现款0.1016mm的射频线（表层铺地前）图1b：现款0.35mm的射频线（表层铺地前）图1：表层为铺过地的PCB 　　首先将线宽不同的两块板(表层铺地前)由ALLEGRO导入SIWAVE，在目标线上加入50Ω端口。针对不同线宽0.1016mm和0.35mm，我们的仿真结果如图2所示，图中显示的曲线是S21，仿真频率范围为800MHz-1GHz。图2a：表层为铺地的S21（线

一.大电感布局布线要求–checklist，大电感下面是否可以走线？二.晶振布局布线要求–checklist，晶振是否要挖空是否底下可以走线？看到很多板子的电感下面都不铺地这是为什么？电磁干扰高频电路的电感下才不铺地，因为铺地会产生寄生电容，而这个电容值的影响很复杂，相当于多个电感电容串并联。所以电感下面不铺地。不仅如此，所有高频的数据线下面都不铺地。 ...

天线及微带线宽度设计需要考虑到阻抗，阻抗严格为Z=50+10欧姆，走线下方需要完整的参考平面作为RF信号的参考系，天线布线越长，能量损耗越大，因此在设计时，天线路径越短越好，不能有分支出现，不能打过孔。天线走线需要转弯时，不可以用转角的方式因弧形走线。比如8mil内径大小的过孔可以设计成8/14mil、8/16mil或者8/18mil。为了抑制电磁辐射走线间距，尽量遵循3W原则，即线与线之间保持三倍线宽的距离，差分线GAP间距将满足4W。1A需要的布线宽度为12mil(表层走线)，内层走线约为30mil。

就近放置内侧外侧都可以，距离较远要放在内侧。但也不能保证能正常工作，晶振要优先放置如果做法有问题，那还不如不做。铺铜一般就是在晶体或晶振外表层铺地，不与同层其他地相连，然后需要在晶振或晶体的周围打地过孔，使表层与中间层的地平面相连。包地就是用线沿着晶振走一圈，间隔一段距离就打过孔，把晶振部分电路围起来我个人的习惯是不铺地不打过孔，原因是： 1.晶振的频率不高 2.晶振周围比较空，距离其他线比较远 3.包地和铺铜都需要去修整，比较麻烦，而且做不好的话，还不如不做效果好晶振同层下方一定不能走线如果临层有

举个例子来说吧。我们将对多层电路板进行射频线仿真，为了更好的做出对比，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比；表层未铺地的PCB文件如下图1所示（两种线宽）: 图1a：现款0.1016mm的射频线（表层铺地前）图1b：现款0.35mm的射频线（表层铺地前）图1：表层为铺过地的PCB 　　首先将线宽不同的两块板(表层铺地前)由ALLEGRO导入SIWAVE，在目标线上加入50Ω端口。针对不同线宽0.1016mm和0.35mm，我们的仿真结果如图2所示，图中显示的曲线是S21，仿真频率范围为800MHz-1GHz。图2a：表层为铺地的S21（线

发帖

700

社区成员

4594

社区内容

为移动开发者提供丰富的解决方案、全面的技术下载。本版以游戏、多媒体、高效能等三个技术为核心，为开发者营造一个轻松、高效的学习交流平台。

社区管理员

加入社区

帖子事件

创建了帖子

2022-09-07 14:17

社区公告

暂无公告