关于xilinx 使用7 Series Integrated Block for PCI Express IP核时如何对该核生成的BAR空间初始化数据？

夜空中最亮的欣 2023-11-14 12:24:38

想知道怎么对bar空间进行数据写入，目前通过pio写入的值读到的数据不理想。如果有人可以解答或直接上手解决可以为知识付费

...全文

379 1 打赏收藏转发到动态举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

huangfenzi 2023-11-14

打赏
举报

回复

写的好啊，感觉受益匪浅

全文211页，对PCIE协议相关内容进行详细解读，包括ip使用讲解和实战

7 Series FPGAs Integrated Block for PCI Express® core" 是在 Xilinx 的 7 系列 FPGA（如 Virtex-7, Kintex-7, Artix-7 等）中集成的专门用于处理 PCI Express（PCIe）协议的IP核，是 FPGA 架构中的一部分，被设计为高效且易于配置的方式来实现 PCIe 接口。它通常包含物理层（PHY）和链路层（MAC）的功能，可以大大简化用户实现 PCIe 接口的复杂性，并提升性能。

1 IP核说明结构：主要的接口：系统接口（SYS）。 PCIe接口（PCI_EXP）。配置接口（CFG）。事务接口（AXI-Stream）。物理层控制与状态接口（PL）。该模块以数据包的形式与各模块进行通信。从发送到接收组件，携带信息（指的是用户的信息）的数据包在事务层以及数据链路层形成。在发送的过程中加了一些其他的必要的信息（各层处理数据包需要的信息）。在接收端，接收单元的每一层处理进入的包，剥离相关信息并将包转发给下一层。 1.1 遵循的标准《PCI Express Base Sp

"7 Series FPGAs Integrated Block for PCI Express IP核" 是Xilinx公司7系列FPGA中集成的PCI Express (PCIe) IP核模块。这个IP核模块是一个可扩展的、高带宽的、可靠的串行互联构建块，用于与Xilinx的Zynq®-7000 SoC和7系列FPGA配合使用。advanced 模式提供了更多配置选项、更复杂功能和更高级的设置。

@ 【PG054】7 Series Integrated Block for PCI Express IP核的学习中学习了7 Series Integrated Block for PCI Express IP核的一些基础知识，下面通过仿真进一步理解。 1 工程建立只进行仿真设计，随便配置成Endpoint器件就行。 1 page1：Basic 2 page2: IDs 3 page3: BARs 4 page4: Core Capabilities 5 page5: Interrupts 设置

9,015

社区成员

99

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

欢迎大家分享学习心得与技术博客
开设板块方便大家进行交流提问
希望大家在这里都能有所收获

试试用AI创作助手写篇文章吧

+ 用AI写文章