axi_dma发中断异常No interrupts asserted in Tx path

汤中南 2024-01-06 08:31:05

给linux打xenomai补丁，发现软核AXI_INTC的中断处理异常。

软核百兆网口口，其EMAC和axi_dma的4个中断通过软核AXI_INTC传给PS，测试发现AXI_DMA的TX中断处理异常，在中断函数里其状态寄存器无法读到中断。No interrupts asserted in Tx path

...全文

306 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

在EBAZ4205 zynq7010上运行AXI_DMA_loop_interrupt 整体的布局图这是上面的一张接口图下面对每个模块附上截图 AXI_DMA的输出mm2s_introut、s2mm_introut接到PS系统的中断触发端，中间加一个连接器系统这一块按照下面布局，然后按照提示自动连接Auto connect 没有加约束文件最后编译生成bit文...

Xilinx SDK 2018.3 Linux版本建立bsp项目，经过编译，生成system-top.dts，pl.dsti文件等，编译好axi-dma驱动后加载出现如下错误 axidma: axidma_dma.c: axidma_request_channels: 651: Unable to get slave channel 0: tx_channel. 提示找不到dma驱动的slave channel 经过煎熬的观察，发现生成的pl.dsti中，dma有bug如下图，生成的时钟有问

pg021_axi_dma工作原理，axi_dma配置流程和调试结果，调试过程中的问题及解决方法

AXI_DMA 回环测试概述 MPSOC的PL和PS大带宽数据交互是离不开AXI_DMA的，近期在xazu3eg平太上验证了该IP（用到的是Direct Register Mode），下面分享给正在尝试（学习）的您。 [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-vQ5lbo1P- 1、DDR->fifo（MM2S）实现PS向PL数据传输，PS通过AXI_Lite接口配置相关寄存器已启动MM2S数据传输，具体寄存器请参考pg021我就不啰嗦了； in

关于使用AXI_DMA使用的问题，我实现的功能是使用AXI_DMA采集ADC数据写入DDR，每次数据包128个，数据包大小64bit，但是AXI总线在LAST信号拉高之后，并没有立即拉低READY信号，而是又接收了4个时钟数据然后拉低，并且这4个时钟数据并没有写入DDR，仍然存在DMA的缓冲数组中，在下一次传输开始时，这4个时钟数据会最开始写入，然后重复这个过程。简单翻译一下为：在没有任何设置的情况下（即在其被编程运行之前），AXI DMA 在接收了四个节拍的流数据后，会将。这将限制输入数据流。

131

社区成员

88

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章