JOS论文详解：28nm RRAM模拟存内计算芯片工作

清华大学集成电路学院吴华强教授团队在《Journal of Semiconductors》发表了一项基于RRAM的存内计算芯片研究。该研究针对传统存内计算方案忽视数据写入效率的问题，提出了三大创新：1）混合1T1R/2T2R编程方案，将编程速度提升2.5-4.3倍；2）无运放、读写复用的双开关直流ADC，品质因数提升2.6-3.8倍；3）分段字线结构，实现精细控制。测试表明，该576K单元芯片在28nm工艺下达到2.82TOPS/mm²的面积效率，混合编程模式在速度、功耗和准确性方面均优于传统方案。这一成果